- Регистрация
- 30 Июл 2008
- Сообщения
- 1,135
- Реакции
- 11
- Баллы
- 0
NEC представила разработки, которые будут применяться в производстве по нормам 32 нм
На конференции IEDM 2008 корпорация NEC Electronics представила две разработки, связанные со снижением энергопотребления однокристальных систем, которые будут выпускаться по нормам 32 нм и менее. Одна из них касается транзисторов, а вторая — соединений внутри кристалла.
Работая над улучшением транзисторов, специалистам NEC Electronics удалось уменьшить ток утечки и сопротивление диффузного слоя, усовершенствовав процесс формирования диффузного слоя (исток-сток). Уменьшение сопротивления слоя позволило повысить ток в открытом состоянии на 60%, а ток утечки удалось уменьшить примерно на три порядка величины, как показали результаты тестирования транзистора типа MOS FET с длиной затвора 28 нм.
В результате, полагают разработчики, энергопотребление больших интегральных схем в активном режиме может быть уменьшено на 30%. Особенно заметным эффект будет для однокристальных систем со встроенной памятью типа DRAM, поскольку снижение тока утечки позволяет понизить частоту регенерации.
Что касается усовершенствований в области соединений внутри кристалла (на снимке), NEC Electronics говорит о создании «полностью пористой структуры с низкой диэлектрической постоянной», в которой пленка межслойного изолятора медных проводников состоит полностью из пористого вещества с k=2,5. Измерения прототипа, изготовленного по нормам 40 нм, показало, что паразитная емкость проводников снизилась на 15%. На столько же удалось уменьшить мощность, потребляемую микросхемой. По словам компании, эта технология станет основной в производстве по нормам 32 нм.
Источник
На конференции IEDM 2008 корпорация NEC Electronics представила две разработки, связанные со снижением энергопотребления однокристальных систем, которые будут выпускаться по нормам 32 нм и менее. Одна из них касается транзисторов, а вторая — соединений внутри кристалла.
Работая над улучшением транзисторов, специалистам NEC Electronics удалось уменьшить ток утечки и сопротивление диффузного слоя, усовершенствовав процесс формирования диффузного слоя (исток-сток). Уменьшение сопротивления слоя позволило повысить ток в открытом состоянии на 60%, а ток утечки удалось уменьшить примерно на три порядка величины, как показали результаты тестирования транзистора типа MOS FET с длиной затвора 28 нм.
В результате, полагают разработчики, энергопотребление больших интегральных схем в активном режиме может быть уменьшено на 30%. Особенно заметным эффект будет для однокристальных систем со встроенной памятью типа DRAM, поскольку снижение тока утечки позволяет понизить частоту регенерации.
Что касается усовершенствований в области соединений внутри кристалла (на снимке), NEC Electronics говорит о создании «полностью пористой структуры с низкой диэлектрической постоянной», в которой пленка межслойного изолятора медных проводников состоит полностью из пористого вещества с k=2,5. Измерения прототипа, изготовленного по нормам 40 нм, показало, что паразитная емкость проводников снизилась на 15%. На столько же удалось уменьшить мощность, потребляемую микросхемой. По словам компании, эта технология станет основной в производстве по нормам 32 нм.
Источник
Последнее редактирование:
