перспективный процессор проходящий проектирование
для мобильных систем
CPU0 ... CPU3 – четыре процессорных ядра;
L2 cache – кэш память второго уровня;
CC – контроллер когерентности
MC – контроллер оперативной памяти DDR2 SDRAM;
IOCC – контроллер канала ввода-вывода;
ISCC – контроллеры межсистемного обмена;
SCom – системный коммутатор.
Микросхема «МЦСТ-4R» представляет собой четырехядерную систему на кристалле с встроенными общим кэшем второго уровня, и контроллером когерентности, контроллером канала ввода-вывода, системным коммутатором и контроллерами межсистемного обмена. Микросхема построена на базе разработанной ранее в ЗАО «МЦСТ» системы на кристалле «R-500S»
Микросхема и разрабатываемые на ее базе процессорные модули МВС4/С, МВС4-РС предназначены к использованию в совместимых с ВК «Эльбрус-90микро» высокопроизводительных вычислительных комплексах для автоматизированных систем управления, а также для создания высокопроизводительных одноплатных ЭВМ носимых и встроенных приложений.
К возможным областям применения микросхемы «МЦСТ-4R» и модулей МВС4/С, МВС4-РС относятся:
* Носимые малогабаритные ЭВМ для использования в качестве:
- компьютера для работы в полевых условиях, в частности для выполнения оперативных расчетов, хранения справочной информации, подготовки документов различного назначения и др.;
- терминала радиоэлектронных и связных систем, передвижных и носимых комплексов аппаратуры,
- терминала контрольно-поверочной аппаратуры на технических позициях, а также в качестве устройства хранения и подготовки документов, связанных с эксплуатацией сложных комплексов, др. применений.
* ЭВМ автоматизированных рабочих мест операторов для использования в качестве средств отображения, документирования выполняемой работы и др.
* Встраиваемые управляющие ВК для решения задач обработки информации и управления работой специальных объектов в реальном масштабе времени
* Класс мобильных отказоустойчивых серверов для построения автоматизированных систем специального .назначения, в частности, АС органов управления.
Процессорное ядро Организация ядра – суперскаляр, дешифрация и исполнение до двух команд за такт
Количество процессорных ядер – 4
Тактовая частота – 1 ГГц
Производительность, GIPS/GFLOPS 4/1.6 [highlight](как у intel core2 duo 2Ghz)[/highlight]
Внутренняя кэш память: Кэш первого уровня:
команд – 16 Кбайт*,
данных – 32 Кбайт*
Кэш второго уровня – 1.5 Мбайт
Оперативная память: Емкость – до 8 Гбайт,
Пропускная способность канала – 4.5 Гбайт/с
Канал удаленного доступа к подсистеме ввода вывода: Количество каналов – 1
Тип канала – дуплексный
Пропускная способность канала в одном направлении – 2 ГБайт/с
Канал межсистемного обмена: Количество каналов – 3
Тип канала – дуплексный
Пропускная способность канала в одном направлении – 2 ГБайт/с
Потребляемая мощность, Вт ~10**
Количество транзисторов, млн. шт. ~150**
Напряжение питания, В 1,0 для внутренних схем,
2,5 и 3, 3 для периферии
Корпус Количество выводов – 900**
Технология КМОП 0,09 мкм, 8 слоев металла
Площадь кристалла, мм2 ~10х10**
* – данные одного процессора, ** – уточняется в ходе проектирования.
данный процессор полностью совместим с многопроцессорными системами уже разработанными и используемыми