Вкратце:
Параллельное включение нескольких транзисторов с разбросом Uбэ и отдельными эмиттерными резисторами эквивалентно
использованию транзистора бОльшим тепловым потенциалом. Соответственно оптимальное падение напряжения на эмиттерных резисторах возрастает (увеличивается глубина ОС), а его критичность снижается.
Разброс напряжений база-эмиттер выходных транзисторов обеспечивает плавное переключение плеч.
Конструктивно, включение параллельных транзисторов уменьшает индуктивность эмиттерных цепей.
Ну и конечно облегченный режим работы каждого из транзисторов.
Да и, чрезмерный запас по Uкэ существенно ухудшает другие параметры транзистора.